EEPROM DEVICE

Publication number: JP59135698 **Publication date:** 1984-08-03

Inventor:

NABEYA SHINJI; SATOU NOBUYUKI

Applicant:

HITACHI LTD; HITACHI MICROCUMPUTER ENG

Classification:

- international:

G11C16/02; G06K19/07; G11C17/00; G11C16/02; G06K19/07; G11C17/00; (IPC1-7): G11C17/00

- european:

G11C17/00

Application number: JP19830007266 19830121 Priority number(s): JP19830007266 19830121


Report a data error here

Abstract of JP59135698

PURPOSE:To reduce a data rewrite time by erasing a data of a memory cell only when a data written newly is different from the data written already in the address location and writing a new data to save the time required for

the write of data without change.

CONSTITUTION: When an input data is coincident with a read data, no rewrite of data is executed and the time required for the erase and write is omitted. When the input data is not coincident with the read data, an output of a gate circuit 9 goes to a high level and an erase circuit 10 is operated. Then, the data in a memory cell corresponding to the address signal applied for the case is erased by 8-bits at the same time. Then, a write circuit 11 is operated by a pulse outputted from the erase circuit 10 at the end of data erase so that the new input data is written in the erased memory cell. Thus, the rewrite time required for the entire EEPROM device is reduced remarkably.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

① 特許出願公開

⑩ 公開特許公報 (A)

昭59—135698

 識別記号 101 庁内整理番号 6549-5B ❸公開 昭和59年(1984)8月3日

発明の数 1 審査請求 未請求

(全 3 頁)

図EEPROM装置

②特 願 昭58-7266

②出 願 昭58(1983)1月21日

⑩発 明 者 鍋谷慎二

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

⑩発 明 者 佐藤信之

小平市上水本町1479番地日立マ

イクロコンピユータエンジニア リング株式会社内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

⑪出 願 人 日立マイクロコンピユータエン

ジニアリング株式会社 小平市上水本町1479番地

⑪代 理 人 弁理士 髙橋明夫

外1名

明細智

発明の名称 EEPROM装置

特許請求の範囲

1. マトリックス状に配設された不揮発性メモリ 素子からなるメモリセルアレイと、このメモリセ ルアレイ内のメモリ案子のデータを電気的に消去 するための消去回路と、消去されたメモリ累子に データを脅き込むための番込み回路とを備えたB EPRO M装置において、上記メモリセルアレイ 内から節み出されたデータを保持するためのラッ チ回路と、入出力端子より入力されたデータを保 持するためのラッチ回路と、これらのラッチ回路 に保持された二組のテータが一致するか否かを検 出するための一致検出回路とが設けられ、データ **沓換え時に、複数ビットのデータが上記メモリセ** ルアレイ内から睨み出されるとともに、貌み出さ れた前データと、入出力端子より入力された新デ - タとが一致しない場合にのみ、上記消去回路と **智込み回路が動作されてデータの書き換えが行な** われるよりにされてなることを特徴とするEEP

ROM装的。

発明の詳細な説明

この発明は、メモリセルに対して質気的にデータを書き込み、預去できるようにされたBBPROM(エレクトリカル・イレイサブル・プログラマブル・リード・オンリ・メモリ)装置に襲する。

従来のBBPROM装置においては、メモリセル内に新しいデータを督き込む場合、先才全ヒットのデータを消去してから、一ピットすつあるいは1パイトのような複数ピットの単位でデータを留き込むようにされていた。

この場合、BEPROM装置では、通常一回の 都込みに10m8 穏度の時間を要していたので、 全データを都を込むには、バイト単位で行なって も64 K ビットROMで8×10秒以上の時間を 必要としていた。

そこでとの発明は、新たに書き込むデータが、 既にそのアドレス位置に書き込まれているデータ と異なる場合にのみ、そのメモリセルのデータを 消去して、新たなデータを書き込むような方式を

(1)

採用することによって変更のないデータの暫込み に要する時間を節約して、装置全体としてのデー タ審操え時間を焼縮できるようにすることを目的 とする。

以下図面を用いてとの発明を説明する。

第1図は本発明に係るBEPROM装置の一実 施例を示すものである。

図において、1は64Kビットのメモリセルが、例えば256×256ビットのマトリックス状に配設されたメモリセルアレイである。メモリセルアレイと構成するメモリセルは、例えば、フローティングゲート関係とコントロールゲート電をとを有するフローティングゲート型トンネル注入方式のMOBFETからなる。

2 は X デコータ回路、 3 は Y デコータ回路で、 この X 、 Y デコータ回路 2 および 3 は、図示しない 0 P U (マイクロ・ブロセッサ)等から供給されるアドレス信号 A x i 、 A y i に 対応して、上記 メモリセルアレイ 1 内の 8 個のメモリセルを選択 して、 8 ビットのデータを並列に配み出すよりに

(3)

出力ピン6からデータが出力されることはない。

次に、7は上記入出力ピン6に接続された入力 パッファ回路で、データ破換え時に外部の 0 P U 等から入出力ピン6 に供給されたデータは、この 入力パッファ回路7を介して、ラッチ回路8に送 られて保持されるようにされている。

そして、このラッチ回路8 K 保持された入力データと、前記ラッチ回路5 K 保持されている暁出しデータは、一致検出回路を構成するイクスクルーシブ O R 回路のようなゲート回路9 K 供給される。図示しないが、一致検出回路 K け、観出し、観込みデータのビット数に応じて、例えば1 バイトの場合には8 個のゲート回路9 が設けられる。

入力データと駅出しデータが一致すると、ゲート回路9の出力けロウレベルにされ、一致しないときはハイレベルにされる。このゲート回路9により構成された一致検出回路の出力け、頂去回路10に供給されるようにされている。

8 ビットの入力データと続出しデータが完全に 一致すると、ゲート回路 B の出力はすべてロウレ されている。

なお、上記×・Yデコーダ回路2および3は、 アドレスパッファ機能を有しているものとする。 また、Yデコーダ回路3は、センス回路も内蔵す るようにされている。

上記 X , Y デコーダ回路 2 歩よび 3 によってメモリセルアレイから 脱み出されたデータは、出力パッファ回路 4 歩よびラッチ回路 5 に供給されるようにされている。そして、データ 脱出し時には、上記ラッチ回路 5 は動作されず、出力パッファ回路 4 だけが動作される。とれによって、メモリセルアレイ 1 から脱み出された 8 ビットのデータは、出力パッファ回路 4 により、入出力ピン 6 を介して外部に出力される。

一方、データ複換を時には、出力バッファ回路 4 は動作されず、ラッチ回路 5 だけが動作される。そして、上記メモリセルアレイ 1 からアドレス信号に応じて 1 パイトのデータが 配み出され、ラッチ回路 5 に保持される。このとき、出力パッファ回路 4 の出力は高インピーダンス状態にされ、入

(4)

べルになる。そのため、消去回路 1 0 が動作されずにアドレスが更新されて、次の 8 ビットのデータがメモリセルアレイ 1 から脐み出されて、ラッチ回路 5 に供給され、保持されるとともに、入出力ピン 6 より次の新しいデータが入力されて、ラッチ回路 8 に保持される。

その結果、入力データと脱出しデータとが一致 する場合には、データの替換えが行なわれず、消 去および費込みに必要な時間が省略される。

しかして、入力データと脱出しデータとが一致しない場合には、ゲート回路9の出力がハイレベルになるため、消去回路10が動作される。すると、そのとき供給されているアドレス信号に対応したメモリセルのデータが8ビット同時に消去される。次に、データ消去終了の時点で消去回路10から出力されるパルスによって、暫込み回路11が動作され、消去されたメモリセルに新しい入力データが智き込まれるようにされている。

このようにして、上記実施例では新たに入力されたデータと、既に書き込まれているデータの一

(5)

特開昭59-135698(3)

致,不一致が自動的に検出され、両データが異なる場合にのみ前データの消去と新データの習込みが行なわれるため、BEPROM装置全体としての替換え時間は大幅に短縮される。

なお、上記契施例では1パイト単位でデータの 書換えが行なわれるようにされたBBPROM装 僧について説明したが、この発明は、これに限定 されるものではなく、例えば4ピットあるいは16 ピットのような任意のピット数のデータを一括し て書き込むようにされたBBPROM装置にも適 用できるものである。

以上説明したどとくこの発明に係るBEPROM装置においては、メモリセルアレイ内から読み出されたデータを保持するためのラッチ回路と、入出力端子より入力されたデータを保持するためのラッチ回路と、これらのラッチ回路に保持された二組のデータが一致するか否かを検出するための一致検出回路とが設けられ、データ書換え時に複数ビットのデータが上記メモリセルアレイ内から読み出されるとともに、読み出された前データ

1 …メモリセルアレイ、5 … (前データ用)ラッチ回路、6 …入出力端子(入出力ピン)、8 … (新データ用)ラッチ回路、9 … — 教検出回路 (ゲート回路)、10 … 拍去回路、11 … 都込み 回路。

(7)

代理人 弁理士 高 橋 明



と、入出力端子より入力された新データとが一致 しない場合にのみ、データの智き換えが実行され る。そのため、変更のないデータの信去、智込み に要する時間が節約され、装御全体としてのテー タ智換え時間が短縮されるという効果がある。ま た、データ鸖換え時にメモリセルアレイ内からデ ータが読み出されるようにされているので、この とき適当なタイミングで出力パッファ回路を動作 させることにより、智込み状態でデータの既出し を行なうデータベリファイ機能も容易に持たせる ことができる。

さらに、データ勘換え時に外部から消去、書込みのための制御信号を供給してやる必要がないので、外付のコントロール回路も簡単になる。

なお、この発明は、一チップ化されたBBPR OMのみでなく、ワンチップマイコン内に設けられるROMにも適用できるものである。

図面の簡単な説明

図面は本発明に係るBBPROM装備の一実施例を示すプロック構成図である。

(8)

第 1 図

